关于作者

姓名:

性别:其他

出生日期:--

地区:

联系电话:

QQ:--

婚否:保密
用户名:csoneone
笔名:csoneone
地区:
行业:其他

日历  

快速登录

+ 用户名:
+ 密 码:

在线留言


http://tariuss.bokee.com/

http://yun.ece.uci.edu

访问统计:
文章个数:57
评论个数:21
留言条数:3




Powered by BlogDriver 2.1

csoneone的博客

 

欢迎访问csoneone的博客,默认转贴,学习用~

文章

合理选择高速ADC实现欠采样

合理选择高速ADC实现欠采样

技术分类: 模拟设计  | 2005-02-16
Paul McCormack,美国国家半导体欧洲数据转换系统应用工程师

欠采样或违反奈奎斯特(Nyquist)准则是 ADC 应用上经常使用的一种技术。射频(RF)通信和诸如示波器等高性能测试设备就是其中的一些实例。在这个“灰色”地带中经常出现一些困惑,如是否有必要服从 Nyquist 准则,以获取一个信号的内容。对于 Nyquist 和 Shannon 定理的检验将证明:ADC 采样频率的选择与最大输入信号频率对输入信号带宽的比率有很强的相关性。
  原理分析
  Nyquist 定理被表达成各种各样的形式,它的原意是:如果要从相等时间间隔取得的采样点中,毫无失真地重建模拟信号波形,则采样频率必须大于或等于模拟信号中最高频率成份的两倍。因而对于一个最大信号频率为 fMAX的模拟信号 fa,其最小采样频率 fs 必须大于或等于 2×fMAX
  fs ≥ 2 fMAX
  最简单的模拟信号
形式是正弦波,此时所有的信号能量都集中在一个频率上。现实中,模拟信号通常具有复杂的信号波形,并带有众多频率成份或谐波。例如,一个方波除了它的基频之外,还包含有无穷多的奇次谐波。因此,根据 Nyquist 定理,要从时间交叉的采样中完整地重建一个方波,采样频率必须远远高于方波 的基频。
  请注意:当以采样率fs对模拟信号fa进行采样时,实际上产生了两个混叠成份,一个位于fs+fa,另一个位于fs-fa。它的频率域显示在图 1中。

频率域

  较高频的混叠成份基本上不会引起问题,因为它位于Nyquist 带宽(fs/2)以外。较低频的混叠成份则可能产生问题,因为它可能落在Nyquist 带宽之内,破坏所需要的信号。鉴于采样系统的混叠现象,Nyquist 准则要求采样率fs > fa,以避免混叠成份覆盖到第一Nyquist 区。为防止有害的干扰, 任何落在感兴趣的带宽之外的信号(无论是寄生信号或是随机噪声)都应该在抽样之前进行过滤。这就解释了众多采样系统中,加装抗混叠滤波器的必要性。然而,在下面关于次采样的部分中,会表明存在着一些方法,它们可以在信号处理应用中用到混叠现象的益处。
  举例来说:对一个最大频率为10MHz 信号,为了从采样中不失真地重建模拟信号,Nyquist 规定采样频率 320MSPS (每秒百万次抽样)。但是,我们很快能看出 Nyquist 定理的局限性。
  Nyquist 假定所需的信息带宽等于Nyquist带宽或采样频率的一半。在图 1所示的范例中,如果模拟信号fa带宽小于fs/2,那么有可能用低于Nyquist的率进行采样,仍然能够防止混叠现象的产生,并避免损坏所需的信号。应该观察到,所需最小采样频率实际上是输入信号带宽的一个函数,而不仅取决于最大频率成份。
  Shannon定理进一步验证了这一结论。Shannon定理是制指,一个带宽为fb的模拟信号,采样速率必须为 fs > 2fb,才能避免信息的损失。信号带宽可以从 DC 到fb(基带采样),或从f1到f2,其中fb = f2-f1(欠采样)。
  因此,Shannon 定理表示:实际所需最小采样频率是信号带宽的函数,而不仅取决于它的最大频率成份。通常来说,采样频率至少必须是信号带宽的两倍,并且被采样的信号不能是 fs/2 的整数倍,以防止混叠成份的相互重叠。注意,fMAX(模拟信号的最大频率成份)对于信号带宽 B 的大比例最小采样频率接近 2B。
  在许多应用中,这大大地减少了对ADC的要求。对一个具有150MHz最大信号频率,但只有10MHz 带宽的信号进行采样,可能只需要一个约22MSPS的ADC,而不是Nyquist规定的大于300MSPS的 ADC。
  例如,考虑一个带宽为 10MHz、位于160MHz~170MHz频谱范围内的信号。假定按照 Shannon 定理要  30MSPS 的采样率,由于采样过程会产生附带的采样频率,它们是 30MHz 的整数倍,也就是 60MHz(2fs)、90MHz  (3fs). 180MHz 等。介于 160MHz 和 170MHz 之间的所需信号,在这些采样频率的每个谐波(fs、2fs、3fs等)附近都产生混叠。注意:任何一个混叠成份都是原始信号的一个准确表述。30MSPS 采样使得 160MHz~170MHz 的信号被折返到 0~10MHz 的第一Nyquist区。
  从本例中还应注意到:可能存在于 ADC 输出 FFT 中的最高频率成份小于或等于采样频率的一半。或者说,由于谐波折返或欠采样,每一个位于 Nyquist 带宽之外的ADC输入频率成份总被折返到第一Nyquist 区。这可由下列等式表示。而次采样在实用电子系统有许多用途。最常见的欠采样应用是在数字接收器中。

公式

  首先让我们更详细地解释次抽样的过程。次抽样或折返的过程可以看作是 ADC 输入信号与采样频率和其 谐波的混合。这意味着,许多频率可以混合为DC,而不再能确认它们的原始频率。举一个66MSPS采样频率的例子,则所有输入信号(66-6、66+6、126、136MHz 等等)频率混合为 6MHz,见图2。每个采样映象折返到小于fs /2。请注意,图2虚线处将发生相位翻转,但这些成份可在软件中去除。如果必须在ADC输出处确定原始的输入频率,则无法使用次采样。因为这违反了Nyquist准则。如果在 ADC 输出处无需确定载波频率,次采样仍然证明有效。这适用于许多通信系统,如手机基站接收器,因为接收器只需恢复载波上的信息,而不是载波本身。
  射频数字接收器实例
  以使用一个射频载波频率 900MHz(欧洲)和 1800MHz(美国)的 GSM/EDGE 基站为例。一个移动基站接收电路类似图3所示。高频射频载波信号首先在混频器和本振级下变频为一个范围150MHz~190MHz 的中频,供模拟/数字的转换使用。前述 Shannon 定理显示,所必需的采样频率是信号带宽的函数,在GSM/EDGE系统中带宽为200kHz。GSM系统的动态范围规格需要最小10位精度的 ADC,虽然实际都使用12位精度
。市面上有大量的高速 ADC 可供选择,数字接收器的系统设计师选择器件时必须考虑系统动态范围要求以及器件的成本。由于这些原因,对于GSM接收器应用,50MSPS~70MSPS采样率的ADC是最常见的选择。虽然在66MSPS时150MHz~190 MHz信号为欠采样,对于需要的200kHz信息带宽,并没有违反 Nyquist 准则。这种选择为200kHz的带宽信息信号提供了足够大的空间,同时提供了超过20dB的处理增益。请注意,由于种种原因,继续增加采样频率来不断提高处理增益的方法是不切实际的。市面上有更高采样率的12位ADC,譬如12位80MSPS的ADC(美国国家半导体 ADC12L080),以及一些大于100MSPS的12位专用ADC,但低于100MSPS 和高于 100MSPS 采样率 ADC 之间的成本差别相当大。

66MSPS采样频率的例子,则所有输入信号(66-6、66+6、126、136MHz 等等)频率混合为 6MHz


移动基站接收电路

  处理增益
  ADC噪声特性通常由热噪声所限制,当选定ADC时,其噪声带宽通常被定义作Nyquist带宽。在fs = 66MSPS时,总噪声底限的测量表示为相对于某一输入信号频率处一个33MHz带宽内全量程(dBFS)的dB值。但是对ADC输出进行过滤后,会产生一个更窄的带宽。滤波过程提供的噪声处理增益是带宽减少量的函数。200kHz 的信道滤波器可获得如下的处理增益:

公式

  上式假设 ADC 输出的滤波器去除了混叠映象和fs附近的噪声。
  这样,200kHz 带宽内的 ADC 输出噪声变成:
  -62dBFS + (-25.2dB  ) = -87.2dBFS.
  当为某个应用选择正确采样率的ADC时,不光要知道最高模拟转换频率这一个参数。Shannon 定理显示,信号带宽同等重要。我们发现,高于 Shannon 速率的采样还有其它的好处,如处理增益可以极大地改善动态范围。系统设计师掌握了这一知识,就能在通用且价格合理的标准 ADC 中,正确地选择 ADC 采样频率和精度。

ADC噪声特性对于带宽的影响


NS适用于欠采样应用的几个新高速ADC

- 作者: csoneone 2008年05月19日, 星期一 09:35  回复(0) |  引用(0) 加入博采

高速Σ-ΔADC的误差校正方法研究

高速Σ-ΔADC的误差校正方法研究

技术分类: 电源技术  模拟设计  | 2007-11-23
来源:电子设计信息网 | 作者:杨鹏,王斌,吴瑛,付薇薇

  1 概述

   Σ-Δ调制是目前国际上的A/D转换器设计中很受欢迎的一种技术,与传统的Nyquist频率采样的A/D转换器工作原理有所不同,采用的是过采样和低位量化结合的方法。其中,过采样技术在模/数混合电路中的应用,能够避免传统A/D或D/A转换方法实现中遇到的诸多困难,尤其是在对低频信号要求高分辨率的应用领域,传统转换方法需要较高精度的模拟结构(模拟电阻、电容等),从而使整个A/D转换器的成本很高。Σ-ΔADC能够避免使用高精度模拟电路,将噪声推向高频,具有分辨率高,量化结构简单等优点。由于电磁环境日益恶化,对接收机的动态范围要求越来越高,跳频、扩频等宽带信号的应用又要求使用宽带测量设备,这些都对ADC的分辨率和速度提出了更高的要求。

  调制器(Modulator)属于Σ-ΔADC电路中的模拟电路部分,它的结构选择和电路参数设计都极大地影响着整个ADC的信噪比(SNR)等性能指标。在Σ-Δ调制器中,使用了过采样、噪声成形等关键技术。这些技术还使它另外具有一系列固有的优点,如易于与数字信号处理系统单片集成,无须采样保持电路,对输入端抗混迭滤波器要求很低等。下

面先讨论过采样与MASH噪声成形的主要单元分析,最后针对DAC失真误差,设计并仿真了一种数字误差校正技术。

  2 基本原理与技术

  2.1 Σ-ΔADC基本原理及调制器的组成

  Σ-ΔADC由两部分组成:调制器和数字抽取滤波器。其中调制器的工作原理是采用远远大于Nyquist频率的时钟对输入模拟信号进行”过采样”,采样频率与Nyquist频率之比定义为过采样率M,是调制器的重要结构参数之一。由于采样频率很高,则无需传统的PCMADC中的保持电路。采样后的信号与前一时刻的采样信号相比较,对其差值做出低位量化,输出低位码流,并根据量化器的输出决定返回+Δ或-Δ反馈信号。调制器的基本结构如图1所示,主要由采样环节、积分器、量化器以及D/A反馈组成,其中fs表示采样时钟频率,K1,K2分别表示输入信号和反馈信号的增益系数。

Σ-Δ调制器基本结构

图1 Σ-Δ调制器基本结构

  习惯上,定义调制器中含有的积分器个数为调制器的阶数L,量化器的个数为级数。对调制器的线性模型做离散域的z变换分析,并将量化误差模型化为噪声信号,可以推导出输出信号Y对输入信号X与量化误差E的传递函数,在有效信号频率内,输入信号保持不变而噪声信号被差分衰减,即

  Y(z)=z-LX(z)+(1-z-1)LE(z)     (1)

  通常,对调制器性能评测的重要参数之一是信噪比SNR,即信号功率与噪声功率之比

  公式(2)

  这里ps为有效信号的功率,对正弦信号来说,ps=公式,A为幅度;pq是信号频带内总的量化噪声功率,由E(z)的传递函数在有效信号频带内积分得到

  公式(3)

  从上式可以看出,分别提高M或L都能带来SNR的提高。但当信号频率达到几十MHz以上的高频范围后,M的提高势必会受到现有工艺,以及功耗等制约。目前,更多的研究改善SNR的方法是针对L的提高。

  从调制器内在稳定性考虑,针对高阶调制器(L≥3),又有两种结构上的取向,即单级single-loop结构和多级级联的MASH结构。

  2.2 过采样及MASH(多级噪声成形)技术

  本文中使用记号fN来表示Nyquist调制器工作时的采样率,而它与基带信号最高频率fB的关系工程上一般为fN≈2.2fB~2.5fB。所谓过采样,就是指采样速度fs远大于fN。这里称M=fs/fN为“过采样比”。在Σ-ΔADC的设计中,M远大于1,且取为2的整数次幂(如32、64等)。过采样带来的好处为压缩基带内量化噪声,降低对输入端模拟滤波器的要求等。

  但是,光凭过采样来压缩基带内噪声是低效率的,提高4倍采样率才相当于提高1bit分辨率。为了更有效地衰减基带内量化噪声,应在过采样条件下进一步加入噪声成形(noise shaping)技术。最基本的一阶噪声成形器即所谓的一阶Σ-Δ调制器,其原理此处不再讨论。这里只指出,它可被转化为如图2所示的离散时间等效模型。

一阶

图2 一阶Σ-Δ调制器离散时间等效模型

  图2中的积分器用I(z)=(1-z-1)-1等效描述,而1bit ADC被加性噪声源q(n)替代。嵌在反馈环路中的1bit DAC被一个单位时延z-1取代,以避免在离散时间模型中出现无时延反馈环。q(n)是与输入信号无关的白噪声,用它能够方便地描述Σ-Δ调制器在大量信号作用下的平均行为,分析可得其输入、输出关系式为

  Y(z)=X(z)+(1-z-1)Q(z)     (4)

  由上式可知,在信号频谱X(z)未变的同时,白噪声Q(z)被(1-z-1)加权而成为“高通”形状。此现象正是所谓“噪声成形”。加权函数(1-e-j2πfT)的零点f=0使得基带内噪声被大大压缩;而在带外的高频端,噪声却略有上升。

 在实际应用中,为更有效地压低量化噪声达到分辨率要求,还得考虑高阶噪声成形。一般地,将L个一阶Σ-Δ调制器组合起来,可以实现(1-z-1)L(L阶噪声成形)。

  标准的MASH(Multistage Noise Shaping,多级噪声成形)结构如图3。它实际上是L个一阶Σ-Δ调制器的串联,其中前一级调制器内的1bit ADC的量化误差被送入下一级进行再量化,然后将各级的输出码流送入运算节点进行处理。最后输出了经(1-z-1)L成形处理后的低分辨率码流。显然,这样的前馈结构不会存在任何稳定方面的问题。

MASH结构框图

图3 MASH结构框图

  MASH中的数字处理节点所做的工作是抵消各级的量化误差:

  第一级:Y1(z)=X(z)+(1-z-1)Q1(z),将-Q1(z)送入第2级,有Y2(z)=-Q1(z)+(1-z-1)Q2(z),再将-Q2(z)送入第3级,有Y3(z)=-Q2(z)+(1-z-1)Q3(z),..直至YL(z)=-QL-1(z)+(1-z-1)QL(z),而运算节点使得

  Y(z)=Y1(z)+(1-z-1)Y2(z)+...+(1-z-1)L-1YL(z)=X(z)+(1-z-1)LQL(z)     (5)

  这样,就等效实现了(1-z-1)L噪声成形。除MASH外,还有许多新颖的采用计算机辅助设计的Σ-Δ噪声成形方案,用其可实现更高效的噪声成形。

  3 一种DAC非线性误差校正方法

  在MASHΣ-ΔADC中,与一位(1bit)量化相比,采用多位量化器具有增大信噪比(SNR),增加稳定性以及降低运算放大器

格等优点。然而,内部DAC的非线性导致性能瓶颈,通常要求其最少具有与整个ADC同样好的线性。现在,对于较大过采样比(OSR>32),采用即时数字校准、失配整形可解决此问题。但在宽带ADC中,OSR较小(通常≤4),失配整形法就变得无效。本文描述了一种数字即时校准方法。不同于较早的技术,其对低过采样比状态有效。并且,此方法可以跟随漂移。

  3.1 校正系统

  以二阶Σ-Δ调制器(DS1)为例来说明给出的校正技术。如图4所示,内部DAC有两个输出:v1和vT,分别输入到循环滤波和校准ADC(DS2)。由校准ADC得到^eD,即所有输出电平的DAC误差eD的数字估计,并且其被存储在RAM中。在转换时,通过FIR滤波器NLF(z)过滤RAM的输出,从而校正内部DAC误差,并从DS1的数字输出d1中减去过滤输出结果。获得^eD的过程和系统的详细分析在以下内容中给出。

带有误差校正的Σ-Δ调制器

图4 带有误差校正的Σ-Δ调制器

  在图4所示系统中,假设单独DAC输出为两个积分器提供反馈信号。系数b1、b2的不匹配对系统线性没有影响。值得注意的是,系统没有对内部ADC的非线性误差进行校正。这些误差被与量化噪声同样的噪声传输函数所抑制,其很少作为问题提出。当使用很低的OSR时,这样是不够的,就高线性而言,需要增加阶数或使用ADC元件失配整形。

  3.2 校正方法

  实际DAC输出电平误差的即时获得适应于DAC的结构。如果DAC可提供多重输入和输出,那么离线校准能够被传输到后台进程。如果那样,对于DAC的每个可能的输入,数字校准信号dT将提供阶梯波形。通过校准Σ-Δ转换器DS2,每个DAC输出电平vT被转换成数字形式d2,然后通过LPF低通滤波而消除DS2的量化误差。然后,减去dT从而补偿电平误差eD,这样,得到误差估计^eD并将其存储在RAM中,并且对每一输出d1将再次调用^eD并校正。在运行过程中,周期性地重复校准,以追踪DAC输出电平中产生的漂移。

  在低过采样率(OSR)和低阶循环滤波器情况下,从DAC的输出v1到DS1的输出d1的传输函数不能由NLF(z)=-1正确地近似。为了得到精确的误差校准,如图4所示,RAM的输出需要被实际的NLF(z)(此处为-2z-1+z-2)过滤。

  在一些DAC的实现中,使用了N个等价单位元件(电流源、电容、电阻等)。如果在DAC中执行N+1个元件,可使用上述算法,利用DS2逐个顺序地测量它们的误差。换句话说,输出信号d1与校准信号dT一样可被使用。利用n个单位元件通过调用d1值从而产生v1,剩余的N-n个单位元件被用来产生vT。如果DAC增益和偏移误差是可以被接受的,为了使所有单位元件误差总和可取零,那么vT中的误差是v1中误差的负数。因此,通过将vT中的模拟采样分类进入通道,使用其中一个通道专用于每个可能输入(d1)码和其补码,DS2可用来以数字形式产生单独DAC电平。由于为每一DAC电平复制存储元件(反馈电容),DS2的运算可容易地在通道中多重复用。

   由于线性运算,校准ADC(DS2)自身必须要有高的线性。这需要在DS2中使用1位内部量化器。但是,由于DAC非线性信息保持,线性影响(增益和偏移误差)在DS2中是可以接受的。同样,实际DAC误差传输函数(从v1至d1)和其数字复制部分NLF(z)之间的匹配误差对整个转换器的线性仅有较小的影响。

  3.3 仿真结果

  数字校正ADC(如图4的DS2)的运行仿真条件如下述。假设5bit(322电平)内部ADC和DAC,在DAC中有0.1%线性梯度误

差。这符合中等误差0.4%的要求。在所有电路中,所有运放和任意失配电容(有0.1%标准偏差)的有限直流增益设定为54dB。使用OSR=4。在DS1中加入峰值为0.45V的中频双音调输入信号u1,采用二阶单位Σ-ΔADC实现DS2。为了论证利用校准可得到的高线性,DS1被接入在220MASH(包含10bitADC作为其第二级)中。这里不考虑在MASH(多级噪声整形)各级中的失配,它同样可由数字方法校正。

  采用理想DAC、非理想运放和电容,系统运行计算出的频谱如图5(a)所示。图5(b)给出了使用误差校准的非线性DAC得到的频谱。可以看出,产生了大的谐波,SFDR仅为52dB。当使用了本文提出的数字校正技术后,频谱结果如图5(c)所示,得到SFDR>100dB。为了得到这样高的SFDR所需要的充分精确的eD估计,DS2对DAC的每一电平进行了218采样(如果DS2时钟控制在fs=5MHz,那么后台校准完整循环需要约4秒)。最后,图5(d)说明了使用NLF(z)=-1后的有害影响,即SFDR由101dB降至60dB。

MASH的输出频谱

图5 MASH的输出频谱(215采样,64倍FFT,fB=fs/8,OSR=4)

  5 结论

  本文介绍了Σ-Δ调制器的基本原理和技术,并针对采用多位内部量化器的MASH Σ-ΔADC提出了一种即时数字校正方法。对于低过采样比的模数转换器,采用通常的失配整形技术效果不佳,但本方法可有效应用于此。通过仿真证明,使用本文提出的即时数字校正法可得到极好的线性。

- 作者: csoneone 2008年05月16日, 星期五 11:18  回复(0) |  引用(0) 加入博采

降低手机的“嗡嗡”噪声

手机、PDA和其它便携式通信设备常常在条件恶劣而且噪声相当大的环境下工作。这推动了新式音频功率放大器 (PA) 的发展,这些 PA 提供了全差动的架构,实现了良好的射频 (RF)、共模以及电源纹波抑制。本文将讨论单端架构、典型桥接负载以及全差动的音频放大器,此外还将探讨噪声对电源和 RF 校正的影响。

 

单端 (SE) 音频功放

业界使用三种主要类型的音频功放架构:单端、典型的桥接负载以及全差动的放大器。单端 (SE) 音频功放一般是所有架构中最简单的一种。不过,在手机中我们一般不用其驱动酷炫铃声或免提操作模式等应用的扬声器。SE 放大器一般都用于驱动耳机,用于欣赏 MP3格式的音乐或游戏音频(图 1)。

在典型的单电源单端配置中,需要用一个输出耦合电容器 (COUT) 阻止放大器输出处的 DC 偏置,这就避免了负载中的 DC 电流。输出耦合电容器和负载阻抗形成高通滤波器,它由以下方程式决定:

 

其中的 RL代表扬声器阻抗。

从性能的角度看,主要的弱点在于典型的小负载阻抗(这里是 4W~8W的扬声器)将驱动低频转角频率 (FC) 升高。因此需要较大值的 COUT 将低频传送到扬声器中。我们不妨设想这样一种情况,假设扬声器负载为 8W,如使用68mF的 COUT,则所有低于 292Hz 的频率将衰减。

为了用单端放大器取消输出电容器(COUT),我们需要分离(split)电源轨。该解决方案对无线环境不太合适。这要求手机设计人员为负轨添加DC-DC转换器,这就提高了该解决方案的成本以及大小。此外,SE 放大器打开、关闭、进入关机状态或从关机状态恢复时总会发出“噗噗”声。当扬声器的电压发生一定(电压脉冲)变化时,这种不良噪声就会出现。这与上升时间、下降时间以及电压脉冲宽度有关。

大多数人对20Hz~20kHz的声音有反应。因此,如果脉冲长度低于 50ms,那么耳朵就不会有反应。此时频率将大于20kHz,也就不会听到“噗噗”声。如果脉冲的上升时间多于50ms,此时的频率将低于20Hz,耳朵也听不到“噗噗”声。如果脉冲宽度大于20ms,就会听到这出了名的“噗噗”声,这时脉冲的上升时间不到 50ms。由于单端放大器只有立即关闭才能产生脉冲,因此放大器的斜波上升必须大于 50ms。该速度对大多数智能电话应用来说太慢了。

在单端单电源情况下,“噗噗”声也会出现,因为输出 DC 阻碍电容器保存电荷。当放大器输出处发生变化时,其电压以及电容器上的原有电压都会加到扬声器上,结果就会发出“噗噗”声。

最后,当谈到音频放大器时,向负载供电是关键问题。在单电源情况下使用 SE 放大器时,扬声器的一端通过输出电容器连接于放大器的输出;另一端接地。这样,扬声器上的电势只能在VDD与接地之间。我们可用以下方程式计算到负载的输出功率:

 

最大峰至峰输出电压是电源电压。我们假定正弦波输出,则最大 RMS 输出电压为:

 

最大理论输出功率为:

 

稍后我们将说明从相同的电源和负载阻抗,桥接式负载 (BTL) 和全差动放大器可输出的功率为SE 放大器的四倍。

 

桥接式负载 (BTL)

目前的手机和便携式通信设备均采用一般类型的音频放大器架构:BTL 输出配置的单端输入(图 2)。BTL 放大器包括两个单端放大器,驱动负载的两端。第一个放大器 (A) 设置增益,而第二个放大器 (B) 则作为单位增益逆变器。该 BTL 放大器的增益由下式确定:

 

由于单位增益反相放大器 (B) 的缘故,增益翻番。这种差动驱动配置的主要好处之一就在于到负载的功率。有了到扬声器的差动驱动,一侧下降时另一侧就会上升,反之亦然。与参考接地的负载相比,这种特性能有效地使负载电压摆幅翻番。由于负载上的电压摆幅有效翻番,因此输出功率方程式变为:

 

BTL 的最大理论输出功率为:

 

与单电源单端音频功率放大器相比,扬声器上电压的翻番使得相同电源轨与负载阻抗的输出功率翻了两番。

还有一点需要考虑的就是旁路电容 (CBYPASS)。该电容是电路中最关键的元件。首先,CBYPASS决定着放大器启动的速度。如果放大器斜波上升较慢,就可减小“噗噗”的噪声。CBYPASS与高阻抗电阻分压器网络生成中间轨 (mid-rail),形成了 RC 时间常数。正如我们前面提到的那样,如果时间常数大于 50ms,就听不到“噗噗”声。

CBYPASS的第二个功能就是降低电源生成的噪声。由于输出驱动信号的耦合,因此产生该噪声,它来自放大器内部的中间轨生成电路。该噪声作为降低的电源抑制比 (PSRR) 出现。在电源噪声较大的系统中,它可能会影响 THD+N。

与 SE 音频放大器相比,这种架构的优势在于相同电源轨实现的输出功率量。此外,还可去掉输出 DC 阻塞电容器。总而言之,扬声器两侧均偏置在 VDD/2 左右,这就消除了 DC 偏移。现在,低频性能只受限于输入网络和扬声器响应。

但是,这种类型的配置也有明显的不足。如果任何噪声耦合进单端输入,则将会出现在输出中,并被放大器增益放大。由于放大器 B 没有至输入的反馈,因此任何耦合至输出的高频噪声还会产生“咔咔”或“嗡嗡”声。这种现象称作 RF 校正。

 

全差动的放大器

目前许多手机、PDA、智能电话和新式无线设备都在用一种新型的音频功率放大器架构,这就是图 3 所示的全差动音频放大器。全差动放大器增益由下式确定:

 

全差动放大器具有差动的输入与输出。这些 PA 包括差动与共模反馈。差动反馈保证放大器输出差动电压,其等于差动输入乘以增益。外部增益设置电阻器作为反馈环路。

不管输入的共模电压为多少,共模反馈保证输出的共模电压偏置为 VDD/2 左右。该反馈是器件内在固有的。它用分压器和电容器产生了稳定的中间电源电压。为了确保一个输出不会先于另一个输出削减 (clip),输出偏置为 VDD/2。

全差动放大器除了有BTL放大器相对于SE放大器所具有的全部优势外,相对于典型的BTL放大器它还有三大优势。首先,不再需要输入耦合电容器。使用全差动放大器时,输入除了可偏置为中间电源外还可偏置为电压。所用的放大器必须具有良好的共模抑制比(CMRR)。对TI公司 TPA6203A1与TPA2010D1而言,放大器的输入可偏置为0.5V至VDD-0.8V。但如果输入偏置到输入共模范围之外,则应采用输入耦合电容器。

第二,不再需要中间电源旁路电容 CBYPASS。中间电源的任何变动对正负极产生同样的影响,因此取消差动输出的旁路电容。取消旁路电容对 PSRR 略有影响,由于取消了额外的外部组件,因此该抑制比也还能接受。全差动放大器的最后一大优势就是它提高了 RF 的抗扰性。这一优势主要归功于良好的 CMRR 以及全差动架构。

为了得到负载输出功率,可使用与 BTL 放大器相同的计算方法。该放大器也是全差动的。请记住,扬声器一侧上升时另一侧下降,反之亦然。同样,与参考接地负载相比,这种情况也使负载上的电压摆幅翻番。BTL 的最大理论输出功率为:

 

与 BTL 放大器类似,扬声器上电压的翻番使得相同电源轨和负载阻抗得到的输出功率翻了两番。与此前的放大器相比,这种类型架构的最大优势就在于噪声抗扰度。

音频功率放大器的三大噪声源为:


电源电压的变化通常都会导致放大器输出的小错误变化。PSRR 为抑制上述影响的能力,一般以分贝为单位。例如,对于 TPA6203A1 全差动音频功率放大器,PSRR 值在 3.6V 电压上频率为 217Hz~ 2kHz 时规定为 -87dB。采用 PSRR 的标准公式,输出电压可计算如下:

 

对于电源轨上 500mV的变化,差动输出电压的变化是 22mV。

在 TDMA 和 GSM 手机中,最严重的电源电压噪声来自 RF 级的开与关。GSM电话的开关频率为 217Hz。当RF功率放大器接通时,从电源获得高电流,这时电源下降高达500mV。PSRR差的音频放大器将在扬声器产生大于217Hz的谐波“咔咔”噪声。

为了解频率为 217Hz 时电源电压下降 500mV 产生的影响,我们测试了三个TI公司的全差动音频功率放大器:3.1W AB 类 TPA6211A1、1.25W AB 类 TPA6203A1 和 2.5W D 类 TPA2010D1。测试 TPA6203A1 和 TPA2010D1 的结果显示,对于全差动放大器的 PSRR,电源轨的变化对输出信号几乎没有影响。因此,这就不会造成扬声器发出 217Hz 的谐波“咔咔”噪声。

噪声耦合到单端输入放大器的输入时,主要的问题是噪声会被闭环增益放大,因而放大器输出将出现有害噪声。这种类型的放大器除了在放大器前过滤输入信号外,几乎没有抗噪能力。


相反,全差动放大器在抑制噪声方面表现很好。放大器只增加输入间的差异,因此将有效地忽略耦合至差动输入迹线的任何共模干扰。了解这种抗输入耦合噪声性能的最好方法就是看看CMRR:

 

为了举例说明 CMRR 如何影响放大器的 AC 噪声抗扰度,我们不妨采用 TPA6203A1 1.25W 全差动 AB 类放大器。首先,我们用上面的 CMRR 方程式求出输出电压:

 

TPA6203A1在频率为20Hz至 20kHz时的CMRR为74dB,增益为 1V/V。假定耦合至输入的共模噪声为每个输入100mV,则传输到输出的噪声可用以下方程式计算得出:

 

通过方程式计算,得出差动放大器输出上 20mV 的纹波。对于单端放大器而言,结果将是 100mV 乘以闭环增益。

采用 BTL 输出配置时,扬声器上最常听到的噪声是 RF 功率放大器在 217Hz 的开关噪声,通常听到的这种开关噪声为“咔咔”声或“嗡嗡”声。为了了解为什么 BTL 放大器无法抑制耦合到输出的噪声,我们不妨来看看图 4。

在打开状态下,射频功率放大器发送数据至基站。在实验室中,测试人员在音频放大器 10 mm外手持 GSM 电话,而后他们查看音频放大器输出上获得的信号。噪声像是方波门控的 RF 信号。实际屏幕截图见图 4。

考察全带宽 (>20 MHz),我们发现信号在每个放大器输出上获得,不过这不会有影响。扬声器无法在这么高的频率上复制信号。不过,我们再来看看 BTL 架构带宽有限 (<20 MHz) 的情况,反相跟随器 (inverter follower)(BTL 放大器)设法对千兆赫信号作出响应,这使得输出(OUT-)以门控方波的速率下降(GSM 为 217Hz),这种下降又导致了扬声器发出“咔咔”或“嗡嗡”的噪声。

在上述测量中,噪声加到输出而不是输入上。在带宽有限情况下,OUT+ 相对恒定,因为输入 IN- 没有向 OUT+ 注入噪声。由于 OUT+ 是 OUT- 的输入,OUT- 有许多纹波。从 OUT+ 到 OUT- 的反相放大器设法对门控射频波形作出响应,但只能对低频作出响应。如果噪声注入到输入上,由于 CMRR 差,所以 OUT+ 的噪声更大。

我们在全差动放大器的输出也注入与典型 BTL 放大器相同的噪声。带宽有限时,全差动放大器无噪声,这是因为差动反馈到输入的缘故。可见,与典型的 BTL 相比,全差动放大器显然对 RF 噪声有着最好的抗扰度。

 

结语

在便携式无线通信设备中,音频功率放大器容易因环境条件恶劣而出现噪声。典型的 BTL 音频功率放大器有一些局限性。如果噪声耦合到放大器输入、输出以及电源,就会造成“咔咔”和“嗡嗡”的噪声。与此相比,全差动放大器在此环境条件下表现优异。由于全差动反馈以及消除 RF 校正影响的功能,它可使手机的“嗡嗡”噪声最小化。

- 作者: csoneone 2008年02月25日, 星期一 21:51  回复(0) |  引用(0) 加入博采

手机设计中Pop噪声的处理方法

手机设计中Pop噪声的处理方法

技术分类: 消费电子设计  | 2007-11-09
作者:闫子波、魏鸣,意法半导体

  手机日益普及,已成为生活中不可缺少的通讯工具。而且手机的功能已不仅仅限于通话,手机早已成为时尚潮流的标志和音频视频娱乐的一个载体,MP3、FM收音机、手机电视、数码拍照等等都逐渐成为中高端手机必不可少的功能。尤其是音乐手机的推出对手机的音质提出了更高的要求。然而在手机音频的设计中,Pop噪声问题一直是困扰工程师的难题之一。本文将分别阐述针对手机的扬声器和立体声耳机Pop噪声的产生机理,并介绍意法半导体针对这些问题提出的解决方法。

图1扬声器两端的尖峰电压


  Pop 噪声

  手机用音频器件大部分都采用单电源供电,因为这样可以简化电源的设计和延长待机时间。而这时,音频放大器的输入信号和输出信号往往会叠加上0.5倍电源电压的直流电压偏置。所以,在音频输入端需要加输入电容(Cin)滤除音源的偏置电压(Vbias);在输出端使用单端接法时,也需要输出电容(Cout)滤掉这个偏置电压,避免它在扬声器两端产生额外功耗。另外,还需要一个偏置电容(Cbias)来稳定偏置电压,同时提高音频功放的电压抑制比。

  Pop噪声是指音频放大器在上电、断电瞬间以及在待机切换时,电源对输入电容,偏置电容或输出隔直电容充电所产

生的爆破声。对电容的瞬时充电往往在输出端会产生一个尖峰电压,此电压加在扬声器两端,如图1所示,生成电流并切割磁力线,产生作用力,使扬声器发出Pop-click噪声。

  手机扬声器的Pop噪声解决方法

  TS4990是意法半导体具有1.2W输出能力的单声道AB类放大器,其典型应用原理图如图2所示,图2a和图2b分别是单端和差分接法,而输出皆采用了BTL方式,不仅可以增大输出功率,也取消了输出端隔直电容。在图中可以看到输入电容Cin和偏置电容Cb,此时Pop噪声的原因就是两电容的充电顺序问题。

  在放大器启动时,作为音频放大器内部偏置电压滤波器的旁路电容Cb以一个恒定的速率线性充电,如图3所示,在Cb两端电压充电到0.5倍电源电压时放大器才开始正常工作,这个充电时间就是音频放大器的启动时间。在启动时间内,放大器输出端无任何信号输出。同时,输入电容Cin也以指数的速率充电,但是其充电回路中串联了增益电阻Rin,增益电阻往往是几十kΩ,这样大大延长了其充电时间。如果在启动时间内,Cin完成充电,则不会有Pop噪声问题,但是如果Cin在启动时间内没有完成充电,会产生Pop噪声,如图3中红线所示。这是因为旁路电容Cb已经完成充电,正常工作的音频放大器把Cin充电的信号放大到放大器输出端,产生了如图1的噪声电压。

图2TS4990典型应用原理图


  为了消除Pop噪声,要选择合适的Rin、Cin、Cb的值,确保要在Cb充电完成之前Cin已经完成充电,也就是说,Cin的时间常数tin应该远小于与Cb对应的启动时间Tb:tin<图4分别是与Cb对应的启动时间和Cin时间常数最大值,可以作为选择电容时的参考。然而,输入电容和输入电阻Rin构成一个高通滤波器,通常这个频率被设置在100Hz或者更高,一些高质量音频的手机为了耦合更低频的声音会将其限定在几十赫兹的范围内。所以设计时要考虑增益和音频信号的最低输入频率。截止频率计算方法如下式所示。

公式


  如果在设计电路和选择器件时能够按照以上规则进行,即使在很大增益的情况下TS4990也能达到接近于零的Pop噪声。TS4990在和一般音频放大器比较时显示出优秀的Pop噪声抑制能力。除在外围电路上的设计之外,还可以采用软件的方法来消除Pop噪声。音频放大器一般都会有一个Standby管脚,在播放音乐或语音时,可以先让音频放大器处于Standby状态,然后输入音频信号,几十毫秒以后再打开音频放大器,同样可以有效地消除Pop噪声。

  还有一点要说明的是,差分输入的音频放大器具有很好的噪声抑制能力,如ST的AB类音频放大器TS4994和D类的TS4962。但在选择差分电路的输入电阻和输入电容时,要分别注意两个电阻和电容之间精度匹配的问题。选择时尽量使用高精度的电阻和电容,如果精度不高,也容易带来Pop噪声问题。

  立体声耳机的Pop噪声解决方法

  手机中立体声耳机每个声道负载阻抗约32Ω,输出功率较小,因此,针对耳机使用的音频放大器输出都采用单端方式的AB类放大器,同样是单电源供电。TS488/9是意法半导体立体声耳机驱动器,本身具有Pop噪声的抑制电路,输入电容、偏置电容和输出电容三者同时存在,Pop噪声来自两个地方,首先是输出电容的充电引起,其次是输入电容和偏置电容的充电顺序问题,这和TS4990十分类似。下面重点介绍由于输出电容引起的Pop噪声问题。

图3Cin和Cb在放大器启动时进行充电


  与输出为桥式接法(BTL)的音频放大器不同,单端接法需要添加大的隔直电容Cout来消除Vbias,否则Vbias会在耳机上产生直流损耗,使效率降低,甚至损坏耳机。在上电期间,放大器的输出信号对Cout瞬间充电到Vbias;而在断电时,电容两端的电压又从Vbias放电至0V,波形如图5所示,输出电容的瞬间充/放电就会在耳机上产生Pop噪声。

 同时由于Cout和负载形成一个高通滤波器(下式),Cout的大小直接决定截止频率(fc)。为了获得更好低音性能,一般要大于100mF。这样大的电容使Pop噪声愈加明显,Pop噪声的大小成为考核手机音质的一个重要指标。

公式

图4a启动时间vsCb图4bMaxtinvsCb


  为消除Cout引起的Pop噪声,一般采用对Cout进行预充放电的方式,用一个ST的单刀双掷模拟开关STG3155对输出电容在初始阶段进行预充电,通过设置电阻R和电容C调节充电时间,以避免对Cout的充电信号落入音频范围(20kHz~20kHz)。充电完成后,再将此开关断开。实验证明,这种方法可以有效地消除由于隔直电容带来的Pop噪声。

图5输出电容两端充放电波形图


  在实际使用中,由于输出电容Cout容值较大,增加了PCB板的面积和成本,且降低了音频信号的低频性能。意法半导体不断推出新的音频放大器消除输出电容。新推出的TS4909立体声耳机放大器在TS488的基础上增加了“虚地”的特性,所谓“虚地”是指输出中间端并不是真实的地,而是0

.5倍的电源电压,这样就不再需要输出端的Cout滤除偏置电压了。TS4909能够省去两个大容量的输出电容,完全消除了由Cout带来的Pop噪声问题,并且减小了PCB面积,降低了成本。

  总结

  由此可见,音频放大器前端的Cin、Cb和后端的Cout都有可能成为Pop噪声产生的原因,在手机设计过程中,首先应该分析Pop噪声产生的原因,再采取不同的方法解决。无论是手机扬声器还是立体声耳机,只要选择相应的器件并合理配置外围元件,Pop噪声都能得到有效的抑制。

- 作者: csoneone 2008年02月25日, 星期一 21:48  回复(0) |  引用(0) 加入博采

(zz)要做就做绝的,把IC牛人一勺烩了——我收集的IC

(zz)要做就做绝的,把IC牛人一勺烩了——我收集的IC
发信站: 饮水思源 (2007年12月13日20:46:32 星期四)

说来惭愧,我所了解的牛人也只是大学教授,工业界的高手了解的还太少,虽然我对教育
界的牛人了解的也不多,但这里也要牢骚几句,论坛上的人好像只是认识Gray,Razavi,Al
len,Lee,要不是THU用Sansen的书估计大家还不知道有sansen这号人吧,其实不要只盯着B
erkley,Stanford,UCLA,大家也应该了解一下KU Leuven这样的欧洲名校,了解一下和Raza
vi同时期的M.Steyaert.废话就不多说了,先要介绍一下我选的牛人,主要是依据ISSCC50
周年上评选出来的TOP10 Contributors(感觉好像广东十大杰出青年):Masakazu Yamash
ina, Behzad Razavi, Michel Steyaert, Asad Abidi, Mark Horowitz, Bruce Wooley,
Robert W. Brodersen, David Hodges, Paul Grey, and James Meindl.第一位是NEC实验
室的高级经理,我对日本人一向没有兴趣,直接略过,Razavi和他的导师Wooley就不用说
了,Abidi要提得是他虽然是Berkley的毕业生,但他的导师是Meyer,不是论坛上某些很崇
拜他的人说的是Gray的学生,除了Abidi,Meyer的学生还有Sansen,Nguyen, Gray的学生
主要是Tsividis,Song,Lewis.接着说其他几位,M.Horowitz是T.H.Lee的师兄,都是从M
IT毕业,还都到了Standford,只不过他做数字的,对他的了解也很少,后五位全是老前辈,对他们的敬仰如滔滔江水一般,Broderson也是Berkley的老教授,大
家可能看过他的讲义或者视频。David Hodges也是berkley的教授,但人家是做半导体制造
系统的,所以也对他知之甚少。James Meindl是GIT的教授,主要研究微系统的,不过人家
可是IEEE的终身Fellow.最后终点介绍一下M.Steyaert,他一直在KU Leuven念书和教学,只
是作为访问学者去过UCLA,是欧洲IC界的代表,他第一个用片上电感做的VCO,他和他的P
HD Craninckx提出了振荡器的线形分析方法是Phase-Noise理论的第二个里程碑,是一位大
家一直忽略却在IC领域里很有影响力的牛人,对其在中国的遭遇甚为不平。最后还要加进
来Sansen和Thomas H.Lee,Sansen没什么可说的,要说的是Thomas H.Lee这个ABK给我最大
的印象就是有眼光、够胆识,把拿21st International Physics Olympiad的那批伊朗学生
挖到他的门下,98年凭他们的GPS芯片震动了整个IC界,Hajimiri的Phase-Noise,Rategh
的Injection Locking让人眼前一亮,在学生质量上也就Steyaert能与之媲美(Gray这样的
老前辈就不算了,要不太不公平了)。
之所以作这么一片帖子是要下决心和疯狂下书的日子做告别,明明大部分的都不会看,还
要花那么多时间和精力去搜寻,实在惭愧之至,如果大家有什么书论坛上找不到了可以发
短消息或者在此帖后留言给我,我会尽力帮忙了,但以后可能会很少上论坛,可能要很久
才会有回音,请大家谅解。凡是我所没有的用红色标明,都如果有人上传了这些,请用短
信通知或者在此帖后留言。
以下是牛人们出过的书:

A.Razavi
1.Principles of Data Conversion System Design
2.High Speed CMOS Circuits for Optical Receivers
3.RF Microelectronics
4.Monolithic Phase Locked Loops and Clock Recovery Circuits
5.Fundamentals of Microelectronics
6.Design of ICs for Optical Communications
7.Design of Analog CMOS Integrated Circuits
8.Phase-Locking in High Performance Systems,此书是论文集,Razavi主编

B.Thomas H.Lee
1.The Design of Low Noise Oscillators(Hajimiri&Lee,论坛上只有Hajimiri的PHD Dis
sertation,这本书也是我花了大功夫才找到的)
2.Multi-GHz Frequency Synthesis and Division(Rategh&Lee,非常难找,论坛上没有)

3.Feedback Linearization of RF Power Amplifiers
4.Low Power CMOS Radio Receivers
5.The design of CMOS RFIC 2nd
6.Planar Microwave Engineering: A Practical Guide to Theory, Measurement, and
Circuits(2004,Cambridge)
7.Physics and Engineering of High Power Switching Devices  (1975,Cambridge)

C.Abidi
1.The Designer's Guide to High-Purity Oscillators
2.Integrated Circuits for Wireless Communications by Asad A. Abidi, Paul R. Gr
ay, and Robert G. Meyer(1998,Wiley)

3. Effects of random & periodic excitations on relaxation oscillators(Abidi的P
HD Dissertation)(1981)
4. On the dynamics of Josephson junction circuits(1978)

D.Gray
1.Analysis and Design of Analog Integrated Circuits,4th
2.Analog MOS Integrated Circuits, II by Paul R. Gray, Bruce A. Wooley, and Rob
ert W. Brodersen(1989,Wiley)

3.Integrated circuits for telecommunications by Paul R Gray (1979)

E.Sansen
1.Analog Design Essentials
2.Design of Analog Integrated Circuits and Systems
3.Distortion Analysis of Analog Integrated Circuits
4.Design of Wireless Autonomous Datalogger IC’s by Wim Claes, Robert Pures, a
nd Willy M.C. Sansen
5.Matching Properties of Deep Sub-Micron MOS Transistors by Jeroen A. Croon, H
erman E. Maes, and Willy M.C. Sansen
6.Systematic Modeling and Analysis of Telecom Frontends and Their Building Blo
cks by Piet Vanassche, Georges Gielen, and Willy M.C. Sansen
7.Analog Layout Generation Performance and Manufacturability by Koen Lampaert,
 Georges Gielen, and Willy M.C. Sansen (1999,Springer)
8.Symbolic Analysis for Automated Design of Analog Integrated Circuits by Geor
ges Gielen and Willy M.C. Sansen (1991,Springer)
9.Low-Noise Wide-Band Amplifiers in Bipolar and CMOS Technologies by Zhong Yua
n Chong and Willy M.C. Sansen (1990,Springer)
10.Analog Interfaces for Digital Signal Processing Systems by Frank op 't Eynd
e and Willy M.C. Sansen (1993,Springer)
11.A Computer-Aided Design and Synthesis Environment for Analog Integrated Cir
cuits by Van der Plas, Geert, Gielen, Georges, Sansen, Willy M.C. (2002,Spring
er)

F.Steyaert
1.Wireless CMOS Frequency Sythesizer Design(Craninckx&Steyaert,非常难找的经典,
论坛上没有).
2.Systematic Design of Analog IP Blocks(论坛上没有)
3.Design and Analysis of High Efficiency Line Drivers for xDSL(论坛上没有)
4.CMOS FRACTIONAL-N SYNTHESIZERS Design for High Spectral Purity and Monolithi
c Integration
5.CMOS Cellular Receiver Front Ends-From Specification to Realization
6.Integrated CMOS Circuits for Optical Communications
7.Broadband Opto-Electrical Receivers in Standard CMOS
8.Low-Power Low-Voltage Sigma-Delta Modulators in Nanometer CMOS
9.LNA-ESD Co-Design for Fully Integrated CMOS Wireless Receivers
10.Design of multi-bit delta-sigma A/D converters
11.High Data Rate Transmitter Circuits: RF CMOS Design and Techniques for Desi
gn Automation
12.RF Power Amplifiers for Mobile Communications
13.Design of High Voltage xDSL Line Drivers in Standard CMOS, by Bert Serneels
 and Michiel Steyaert(2008,Springer)
14.Analog VLSI Integration of Massive Parallel Processing Systems,  by Peter K
inget and Michiel Steyaert(1997,Springer)

15.Static and Dynamic Performance Limitations for High Speed D/A Converters, b
y Anne van den Bosch, Michiel Steyaert, and Willy M.C. Sansen(2004,Springer)

16.Design of Low-Voltage Low-Power CMOS DeltaSigma A/D Converters, by Vincenzo
 Peluso, Michiel Steyaert, and Willy M.C. Sansen(1999,Springer)
17.CMOS Wireless Transceiver Design, by Jan Crols and Michiel Steyaert(1997,Sp
ringer)

18.High-Performance CMOS Continuous-Time Filters ,by José Silva-Martínez, Mi
chiel Steyaert, and Willy M.C. Sansen(1993,Springer)

 

Analog Circuit Design(系列丛书有很多都是Sansen和Steyaert编辑,就全归入Styaert了
)
1.Volt Electronics; Mixed-Mode Systems; Low-Noise and RF PA for Telecommunicat
ion(论坛上没有)
2.Fractional-N Synthesizers,Design for Robustness, Line and Bus Drivers
3.High-Speed A-D Converters, Automotive Electronics and Ultra-Low Power Wirele
ss
4.MOST RF Circuits, Sigma-Delta Converters and Translinear Circuits
5.RF Circuits ~  Wide band, Front-Ends, DAC's, Design Methodology and Verifica
tion for RF and Mixed-Signal Systems, Low Power and Low Voltage
6.Structured Mixed-Mode Design, Multi-Bit Sigma Converters,Short Range RF Circ
uits
7.Operational Amplifiers, Analog to Digital Convertors, Analog Computer Aided
Design by Johan H. Huijsing, Rudy J. van de Plassche, and Willy M.C. Sansen (1
992,Springer)
8.RF Analog-to-Digital Converters; Sensor and Actuator Interfaces; Low-Noise O
scillators, PLLs and Synthesizers by Rudy J. van de Plassche, Johan H. Huijsin
g, and Willy M.C. Sansen(1997,Springer)
9.Low-Noise, Low-Power, Low-Voltage; Mixed-Mode Design with CAD Tools; Voltage
, Current and Time References by Johan H. Huijsing, Rudy J. van de Plassche, a
nd Willy M.C. Sansen (1995,Springer)
10.Mixed A/D Circuit Design, Sensor Interface Circuits and Communication Circu
its by Willy M.C. Sansen, Johan H. Huijsing, and Rudy J. van de Plassche (1994
,Springer)
11.Scalable Analog Circuit Design, High-Speed D/A Converters, RF Power Amplifi
ers by Johan H. Huijsing, Michiel Steyaert, and Arthur H.M. van Roermund (2002
,Springer)
12. Sensor and actuator interface electronics, integrated high-voltage electro
nics and power management, low-power and high-resolution ADC's by Huijsing, J.
H.; Steyaert, Michiel; van Roermund, Arthur H. M. (2004,Springer)

13. (X)DSL and other Communication Systems; RF MOST models; Integrated Filters
 and Oscillators by Sansen, W.M.C., Huijsing, J.H., van de Plassche, R.J.  (19
99,Springer)
14. Low-Power Low-Voltage, Integrated Filters and Smart Power by Plassche, R.J
.v.d., Sansen, W.M.C., Huijsing, J.H. (1995,S[romger)
15. High-Speed Analog-to-Digital Converters, Mixed Signal Design; PLLs and Syn
thesizers by Plassche, R.J.v.d., Huijsing, J.H., Sansen, W.M.C.(2000,Springer)

- 作者: csoneone 2008年02月18日, 星期一 23:26  回复(0) |  引用(0) 加入博采